Un bucle de retardo bloqueado (DLL) compara la fase de una señal de reloj entrante con un reloj de referencia y ajusta dinámicamente una cadena de puertas de retardo para alinearlas. A diferencia de un bucle de seguimiento de fase (PLL), que utiliza un oscilador controlado por tensión para generar una nueva frecuencia, un DLL solo desplaza la fase de la señal existente. Se utilizan mucho en interfaces de memoria de alta velocidad como DDR para eliminar la desviación del reloj.
The DDR interface needs the DLL enabled to keep the data lines aligned with the clock edges.
En español sencillo La interfaz DDR necesita tener habilitado el DLL para mantener las líneas de datos alineadas con los flancos de reloj.
También se escucha como
- delay-locked loop
No lo confunda con
- PLL: Un PLL cambia la frecuencia mediante un oscilador, mientras que un DLL solo cambia la fase retrasando la señal.
Términos relacionados
PLL
Un circuito de bucle de seguimiento de fase que sincroniza un oscilador de salida con una señal de referencia.
Clock skew
La diferencia de tiempo entre la llegada de una señal de reloj a diferentes partes de un circuito.
DDR
La doble tasa de transferencia de datos es una técnica de sincronización que transfiere datos tanto en el flanco de subida como en el de bajada de una señal de reloj.