Eine Verzögerungsregelschleife (DLL) vergleicht die Phase eines eingehenden Taktsignals mit einem Referenztakt und passt eine Kette von Verzögerungsgattern dynamisch an, um sie aneinander auszurichten. Im Gegensatz zu einer Phasenregelschleife (PLL), die einen spannungsgesteuerten Oszillator zur Erzeugung einer neuen Frequenz verwendet, verschiebt eine DLL nur die Phase des vorhandenen Signals. Sie werden intensiv in Hochgeschwindigkeitsspeicherschnittstellen wie DDR eingesetzt, um Taktversatz (Clock Skew) zu eliminieren.
The DDR interface needs the DLL enabled to keep the data lines aligned with the clock edges.
In klarem Deutsch Die DDR-Schnittstelle benötigt die aktivierte DLL, um die Datenleitungen an den Taktflanken auszurichten.
Auch bekannt als
- delay-locked loop
Nicht zu verwechseln mit
- PLL: Eine PLL ändert die Frequenz mithilfe eines Oszillators, während eine DLL nur die Phase durch Verzögerung des Signals verändert.
Verwandte Begriffe
PLL
Eine Phasenregelschleife, die einen Ausgangsoszillator mit einem Referenzsignal synchronisiert.
Clock skew
Die Zeitdifferenz zwischen dem Eintreffen eines Taktsignals an verschiedenen Teilen einer Schaltung.
DDR
Double Data Rate ist ein Taktungsverfahren, das Daten sowohl bei der steigenden als auch bei der fallenden Flanke eines Taktsignals überträgt.