Eine digitale Phasenregelschleife (DPLL) verwendet digitale Logik wie einen Phasendetektor und einen numerisch gesteuerten Oszillator, um Frequenz und Phase eines Eingangssignals anzugleichen. Im Gegensatz zu analogen PLLs, die auf spannungsgesteuerten Oszillatoren und passiven Filtern basieren, verarbeiten DPLLs zeitdiskrete Signale. Dadurch sind sie bei Temperaturschwankungen äußerst stabil und lassen sich leicht in digitale Systeme wie Mikroprozessoren und Kommunikationsschnittstellen integrieren.
We need to adjust the DPLL loop filter coefficients in firmware to lock onto the noisy clock reference.
In klarem Deutsch Wir müssen die DPLL-Schleifenfilterkoeffizienten in der Firmware anpassen, um auf die verrauschte Taktreferenz aufzusynchronisieren.
Da eine DPLL vollständig im digitalen Bereich implementiert ist, können ihre Schleifenparameter im laufenden Betrieb dynamisch geändert werden, ohne dass Hardwarekomponenten ausgetauscht werden müssen.
Auch bekannt als
- digital phase-locked loop
Verwandte Begriffe
Phase-locked loop
Ein Regelsystem, das ein Ausgangssignal erzeugt, dessen Phase mit der Phase eines Eingangssignals in Beziehung steht.
NCO
Ein digitaler Signalgenerator, der eine synchrone, zeitdiskrete Wellenform erzeugt.
Clock generator
Eine Schaltung oder ein Chip, der die primären Timing-Signale für ein digitales System erzeugt.