Un bucle de seguimiento de fase digital (DPLL) utiliza lógica digital, como un detector de fase y un oscilador controlado numéricamente, para igualar la frecuencia y la fase de una señal de entrada. A diferencia de los PLL analógicos, que dependen de osciladores controlados por tensión y filtros pasivos, los DPLL procesan señales de tiempo discreto. Esto los hace muy estables frente a las variaciones de temperatura y fáciles de integrar en sistemas digitales como microprocesadores e interfaces de comunicación.
We need to adjust the DPLL loop filter coefficients in firmware to lock onto the noisy clock reference.
En español sencillo Necesitamos ajustar los coeficientes del filtro de bucle del DPLL en el firmware para sincronizarnos con la referencia de reloj ruidosa.
Dado que un DPLL se implementa por completo en el dominio digital, los parámetros de su bucle se pueden cambiar dinámicamente sobre la marcha sin necesidad de sustituir componentes de hardware.
También se escucha como
- digital phase-locked loop
Términos relacionados
Phase-locked loop
Un sistema de control que genera una señal de salida cuya fase está relacionada con la fase de una señal de entrada.
NCO
Un generador de señales digitales que crea una forma de onda síncrona en tiempo discreto.
Clock generator
Un circuito o chip que produce las señales de temporización primarias para un sistema digital.