Une boucle à verrouillage de retard (DLL) compare la phase d'un signal d'horloge entrant avec une horloge de référence et ajuste dynamiquement une chaîne de portes à retard pour les aligner. Contrairement à une boucle à verrouillage de phase (PLL) qui utilise un oscillateur commandé en tension pour générer une nouvelle fréquence, une DLL décale uniquement la phase du signal existant. Elles sont très utilisées dans les interfaces mémoire à grande vitesse comme la DDR pour éliminer le décalage d'horloge.
The DDR interface needs the DLL enabled to keep the data lines aligned with the clock edges.
En français simple L'interface DDR a besoin que la DLL soit activée pour maintenir les lignes de données alignées avec les fronts d'horloge.
Aussi entendu sous
- delay-locked loop
Ne pas confondre avec
- PLL: Une PLL modifie la fréquence à l'aide d'un oscillateur, tandis qu'une DLL modifie uniquement la phase en retardant le signal.
Termes associés
PLL
Un circuit de boucle à verrouillage de phase qui synchronise un oscillateur de sortie avec un signal de référence.
Clock skew
La différence de temps entre l'arrivée d'un signal d'horloge en différents points d'un circuit.
DDR
La double vitesse de transmission des données est une technique d'horloge qui transfère les données sur les fronts montants et descendants d'un signal d'horloge.