Le clock skew (désalignement d'horloge) se produit lorsqu'un même signal de synchronisation met plus de temps à atteindre certains composants que d'autres, généralement en raison de différences de longueur de piste ou de charge capacitive sur la carte de circuit imprimé. Si le décalage dépasse le temps d'établissement ou de maintien des bascules réceptrices, cela provoque une corruption des données. Les concepteurs utilisent des arbres d'horloge et des longueurs de pistes adaptées pour le minimiser.
The layout routing is causing massive clock skew between the processor and the RAM.
En français simple Le routage du circuit imprimé provoque un énorme clock skew entre le processeur et la RAM.
Aussi entendu sous
- Skew
Termes associés
Clock
Un signal d'onde carrée continu qui synchronise le timing des circuits numériques.
Setup time
La durée requise pendant laquelle un signal de données doit rester stable avant le déclenchement d'un front d'horloge.
Race condition
Un défaut logique où la sortie dépend de la synchronisation imprévisible de deux ou plusieurs signaux concurrents.
Propagation delay
Le temps nécessaire à un signal logique pour traverser une porte et modifier son état de sortie (temps de propagation).