Dans les circuits numériques synchrones, une entrée de données doit se stabiliser et maintenir sa valeur pendant une fenêtre spécifique avant l'arrivée de la transition d'horloge. Si le signal change pendant cette fenêtre critique, la bascule risque de capturer le mauvais état ou d'entrer dans une condition métastable. Les concepteurs équilibrent cette contrainte de temps avec les délais de propagation pour garantir une capture de données fiable à des vitesses d'horloge élevées.
We're violating setup time on the main data bus, so drop the clock frequency down to 100 megahertz and see if it boots.
En français simple Nous violons le setup time sur le bus de données principal, alors baissez la fréquence d'horloge à 100 mégahertz et voyez si cela démarre.
Les violations de setup time sont généralement résolues en ralentissant l'horloge ou en réduisant la profondeur logique entre les registres.
Termes associés
Clock
Un signal d'onde carrée continu qui synchronise le timing des circuits numériques.
Clock skew
La différence de temps entre l'arrivée d'un signal d'horloge en différents points d'un circuit.
Edge-triggered
Une entrée numérique qui réagit uniquement à la transition d'un signal d'horloge.
Flip-flop
Circuit logique bistable qui stocke un seul bit de données binaires.
Propagation delay
Le temps nécessaire à un signal logique pour traverser une porte et modifier son état de sortie (temps de propagation).