SerDes signifie sérialiseur/désérialiseur. Il prend des données parallèles larges et lentes provenant d'une puce et les canalise dans une liaison série rapide et étroite pour la transmission, puis inverse le processus à l'extrémité de réception. Cette architecture réduit considérablement le nombre de broches et de pistes nécessaires sur une carte de circuit imprimé, évitant ainsi les problèmes de décalage d'horloge inhérents aux bus parallèles larges.
The new FPGA has thirty-two gigabit SerDes lanes available for backplane routing.
En français simple Le nouveau FPGA dispose de trente-deux voies SerDes gigabit disponibles pour le routage du fond de panier.
La conception de SerDes haute vitesse dépend fortement de techniques analogiques, nécessitant une adaptation d'impédance et une égalisation minutieuses pour récupérer l'horloge à partir du flux de données.
Termes associés
PCIe
Une norme de bus d'extension d'ordinateur série à haute vitesse pour connecter des périphériques matériels.
FPGA
Un field-programmable gate array est un circuit intégré dont la logique interne peut être configurée par l'utilisateur.
Clock skew
La différence de temps entre l'arrivée d'un signal d'horloge en différents points d'un circuit.
LVDS
Norme d'interface numérique à haute vitesse qui utilise des tensions faibles et des paires de fils torsadés.