SerDes steht für Serialisierer/Deserialisierer. Er nimmt breite, langsame Paralleldaten von einem Chip auf, bündelt sie für die Übertragung in eine schnelle, schmale serielle Verbindung und kehrt den Prozess auf der Empfängerseite um. Diese Architektur reduziert die Anzahl der auf einer Leiterplatte erforderlichen Pins und Leiterbahnen drastisch und vermeidet die Taktversatzprobleme, die breiten Parallelbussen eigen sind.
The new FPGA has thirty-two gigabit SerDes lanes available for backplane routing.
In klarem Deutsch Das neue FPGA verfügt über zweiunddreißig Gigabit-SerDes-Lanes für das Backplane-Routing.
Das Design von Hochgeschwindigkeits-SerDes hängt stark von analogen Techniken ab und erfordert eine sorgfältige Impedanzanpassung und Entzerrung, um den Takt aus dem Datenstrom zurückzugewinnen.
Verwandte Begriffe
PCIe
Ein serieller Hochgeschwindigkeits-Computer-Erweiterungsbus-Standard zum Anschluss von Hardwarekomponenten.
FPGA
Ein Field-Programmable Gate Array ist ein integrierter Schaltkreis, dessen interne Logik vom Benutzer konfiguriert werden kann.
Clock skew
Die Zeitdifferenz zwischen dem Eintreffen eines Taktsignals an verschiedenen Teilen einer Schaltung.
LVDS
Ein digitaler Hochgeschwindigkeits-Schnittstellenstandard, der niedrige Spannungen und verdrillte Adernpaare verwendet.