La lógica ratioless es una técnica de diseño de circuitos en la que los estados lógicos se determinan completamente mediante interruptores que llevan la salida a una línea de alimentación o a tierra, en lugar de mediante un divisor de tensión formado por la resistencia de transistores competidores. La lógica CMOS estándar es inherentemente ratioless porque las redes de pull-up y pull-down nunca están en conducción total al mismo tiempo. Este enfoque minimiza el consumo de energía estática y hace que el circuito sea muy tolerante a las variaciones de fabricación.
The new cell library uses purely ratioless logic to ensure reliable operation at lower supply voltages.
En español sencillo La nueva biblioteca de celdas utiliza lógica puramente ratioless para garantizar un funcionamiento fiable a tensiones de alimentación más bajas.
Términos relacionados
CMOS
Semiconductor complementario de óxido metálico es la tecnología de fabricación dominante para circuitos integrados.
Logic level
Un rango de tensión específico que representa un estado binario diferenciado en un circuito digital.
nMOS
Un tipo de transistor de efecto de campo que utiliza electrones cargados negativamente como portadores de carga primarios.