Ratioless-Logik ist eine Schaltungsentwurfstechnik, bei der Logikzustände vollständig durch Schalter bestimmt werden, die den Ausgang auf eine Versorgungsschiene oder Masse ziehen, und nicht durch einen Spannungsteiler, der durch den Widerstand konkurrierender Transistoren gebildet wird. Standard-CMOS-Logik ist von Natur aus ratioless, da die Pull-up- und Pull-down-Netzwerke niemals gleichzeitig vollständig leitend sind. Dieser Ansatz minimiert die statische Leistungsaufnahme und macht die Schaltung sehr tolerant gegenüber Fertigungsschwankungen.
The new cell library uses purely ratioless logic to ensure reliable operation at lower supply voltages.
In klarem Deutsch Die neue Zellenbibliothek verwendet rein ratioless Logik, um einen zuverlässigen Betrieb bei niedrigeren Versorgungsspannungen zu gewährleisten.
Verwandte Begriffe
CMOS
Komplementärer Metall-Oxid-Halbleiter ist die dominierende Herstellungstechnologie für integrierte Schaltungen.
Logic level
Ein bestimmter Spannungsbereich, der in einer digitalen Schaltung einen eindeutigen binären Zustand darstellt.
nMOS
Ein Typ von Feldeffekttransistor, der negativ geladene Elektronen als primäre Ladungsträger nutzt.