La logique ratioless est une technique de conception de circuits où les états logiques sont déterminés entièrement par des commutateurs tirant la sortie vers un rail d'alimentation ou la masse, plutôt que par un diviseur de tension formé par la résistance de transistors concurrents. La logique CMOS standard est intrinsèquement ratioless car les réseaux de pull-up et de pull-down ne sont jamais entièrement conducteurs en même temps. Cette approche minimise la consommation d'énergie statique et rend le circuit très tolérant aux variations de fabrication.
The new cell library uses purely ratioless logic to ensure reliable operation at lower supply voltages.
En français simple La nouvelle bibliothèque de cellules utilise une logique purement ratioless pour garantir un fonctionnement fiable à des tensions d'alimentation plus basses.
Termes associés
CMOS
Technologie de fabrication dominante pour les circuits intégrés, utilisant des transistors à effet de champ complémentaires.
Logic level
Plage de tension spécifique qui représente un état binaire distinct dans un circuit numérique.
nMOS
Un type de transistor à effet de champ qui utilise des électrons chargés négativement comme principaux porteurs de charge.