Peripheral Clock (reloj de periféricos). Una señal de reloj digital distribuida a los subsistemas periféricos en un microcontrolador o sistema en chip (SoC), como temporizadores, interfaces serie y conversores analógico a digital. A menudo funciona a una frecuencia dividida y más lenta en comparación con el reloj principal del sistema para ahorrar energía y cumplir con las restricciones de temporización de los buses externos.
The UART baud rate is derived from PCLK, so if you divide the system clock, you have to recalculate the UART prescaler.
En español sencillo La velocidad en baudios del UART se deriva de PCLK, por lo que si divide el reloj del sistema, tendrá que recalcular el preescalador del UART.
También se escucha como
- peripheral clock
Términos relacionados
HCLK
Una señal de reloj de alta velocidad utilizada para controlar los bloques de procesamiento central de un microcontrolador o sistema en chip.
Clock
Una señal de onda cuadrada continua que sincroniza la temporización de los circuitos digitales.
Clock generator
Un circuito o chip que produce las señales de temporización primarias para un sistema digital.