Un dispositivo positive-edge-triggered lee sus entradas y actualiza sus salidas estrictamente durante la transición ascendente de una señal de control. Esto evita que el circuito responda a las fluctuaciones de la entrada mientras el reloj se mantiene estable en un nivel alto o bajo. Es el método de temporización estándar para la mayor parte de la lógica secuencial síncrona.
We need a positive-edge-triggered D flip-flop here so the data latches right as the clock goes high.
En español sencillo Necesitamos un biestable D que sea positive-edge-triggered aquí para que los datos se registren justo cuando el reloj pase a nivel alto.
Términos relacionados
Edge-triggered
Entrada digital que responde únicamente a la transición de una señal de reloj.
Flip-flop
Un circuito lógico biestable que almacena un único bit de datos binarios.
Positive edge
El momento exacto en que una señal digital pasa de un estado de baja tensión a un estado de alta tensión.
Clock
Una señal de onda cuadrada continua que sincroniza la temporización de los circuitos digitales.