Peripheral Clock. Ein digitales Taktsignal, das an Peripheriesubsysteme auf einem Mikrocontroller oder System-on-Chip verteilt wird, wie z. B. Timer, serielle Schnittstellen und Analog-Digital-Wandler. Es läuft oft mit einer geteilten, langsameren Frequenz im Vergleich zum Hauptsystemtakt, um Strom zu sparen und die Timing-Vorgaben externer Busse einzuhalten.
The UART baud rate is derived from PCLK, so if you divide the system clock, you have to recalculate the UART prescaler.
In klarem Deutsch Die UART-Baudrate wird vom PCLK abgeleitet. Wenn Sie also den Systemtakt teilen, müssen Sie den UART-Prescaler neu berechnen.
Auch bekannt als
- peripheral clock
Verwandte Begriffe
HCLK
Ein Hochgeschwindigkeitstaktsignal zur Ansteuerung der Kernverarbeitungsblöcke eines Mikrocontrollers oder System-on-Chip.
Clock
Ein kontinuierliches Rechtecksignal, das das Timing digitaler Schaltungen synchronisiert.
Clock generator
Eine Schaltung oder ein Chip, der die primären Timing-Signale für ein digitales System erzeugt.