Peripheral Clock (horloge périphérique). Un signal d'horloge numérique distribué aux sous-systèmes périphériques sur un microcontrôleur ou un système sur puce, tels que les temporisateurs, les interfaces série et les convertisseurs analogique-numérique. Il fonctionne souvent à une fréquence divisée et plus lente par rapport à l'horloge système principale afin d'économiser de l'énergie et de respecter les contraintes de temps des bus externes.
The UART baud rate is derived from PCLK, so if you divide the system clock, you have to recalculate the UART prescaler.
En français simple Le débit en bauds de l'UART est dérivé du PCLK, donc si vous divisez l'horloge système, vous devez recalculer le prédiviseur de l'UART.
Aussi entendu sous
- peripheral clock
Termes associés
HCLK
Un signal d'horloge à haute vitesse utilisé pour piloter les blocs de traitement centraux d'un microcontrôleur ou d'un système sur puce.
Clock
Un signal d'onde carrée continu qui synchronise le timing des circuits numériques.
Clock generator
Un circuit ou une puce qui produit les signaux de synchronisation primaires pour un système numérique.