Error de sincronización en la lógica digital en el que un biestable o registro captura datos en un momento incorrecto. Esto suele ocurrir debido a la desviación del reloj (clock skew), el jitter o violaciones de los tiempos de establecimiento (setup) y mantenimiento (hold). El resultado es la propagación de datos corruptos a través del flujo de procesamiento, lo que a menudo provoca bloqueos impredecibles del sistema o de la máquina de estados.
We're getting a misclock on the data bus because the trace length mismatch is eating into our setup time.
En español sencillo Estamos sufriendo un misclock en el bus de datos porque la diferencia de longitud de las pistas está reduciendo nuestro tiempo de establecimiento.
Un misclock es notoriamente difícil de depurar porque a menudo parece un error de software aleatorio, pero normalmente apunta a un problema de distribución física o a una deriva térmica.
Términos relacionados
Clock skew
La diferencia de tiempo entre la llegada de una señal de reloj a diferentes partes de un circuito.
Race condition
Un fallo lógico en el que la salida depende de la sincronización impredecible de dos o más señales competidoras.
Setup time
La duración requerida que una señal de datos debe permanecer estable antes de que se active un flanco de reloj.
Clock
Una señal de onda cuadrada continua que sincroniza la temporización de los circuitos digitales.