La synthèse de haut niveau est une technique d'automatisation de la conception électronique qui traduit des algorithmes logiciels écrits dans des langages comme le C ou le C++ en descriptions matérielles au niveau du transfert de registres (RTL). Elle permet aux ingénieurs de concevoir des chemins de données et une logique de contrôle complexes à un niveau abstrait, laissant le compilateur gérer le timing exact et l'implémentation au niveau des portes. Cela accélère la création d'accélérateurs personnalisés pour les FPGA ou les ASIC.
We used high-level synthesis to compile the image processing algorithm straight to the FPGA instead of writing Verilog from scratch.
En français simple We used high-level synthesis to compile the image processing algorithm straight to the FPGA instead of writing Verilog from scratch.
Aussi entendu sous
- HLS
Termes associés
HDL
Un langage de programmation spécialisé utilisé pour décrire la structure et le comportement de circuits électroniques.
FPGA
Un field-programmable gate array est un circuit intégré dont la logique interne peut être configurée par l'utilisateur.
ASIC
Un circuit intégré propre à une application, conçu pour une tâche dédiée plutôt que pour un usage général.