High-level synthesis ist ein Verfahren der elektronischen Entwurfsautomatisierung, das in Sprachen wie C oder C++ geschriebene Softwarealgorithmen in Hardwarebeschreibungen auf Register-Transfer-Ebene übersetzt. Es ermöglicht Ingenieuren, komplexe Datenpfade und Steuerungslogik auf einer abstrakten Ebene zu entwerfen, während der Compiler das exakte Timing und die Implementierung auf Gatterebene übernimmt. Dies beschleunigt die Erstellung kundenspezifischer Beschleuniger für FPGAs oder ASICs.
We used high-level synthesis to compile the image processing algorithm straight to the FPGA instead of writing Verilog from scratch.
In klarem Deutsch Wir haben High-level synthesis verwendet, um den Bildverarbeitungsalgorithmus direkt für das FPGA zu kompilieren, anstatt Verilog von Grund auf neu zu schreiben.
Auch bekannt als
- HLS
Verwandte Begriffe
HDL
Eine spezialisierte Programmiersprache zur Beschreibung der Struktur und des Verhaltens elektronischer Schaltungen.
FPGA
Ein Field-Programmable Gate Array ist ein integrierter Schaltkreis, dessen interne Logik vom Benutzer konfiguriert werden kann.
ASIC
Ein anwendungsspezifischer integrierter Schaltkreis, der für eine bestimmte Aufgabe und nicht für den allgemeinen Gebrauch entwickelt wurde.